


آزمایشگاه مدار منطقی

تمرین جلسه دوم:


گیت AND و مدار داخلی آن

جدول صحت گیت AND بصورت زیر است.

A	B	A.B
0	0	0
0	1	0
1	0	0
1	1	1



مدار داخلی یک گیت AND به شکل زیر است.




مطابق مدار هر وقت به ورودی های A و B ولتاژ مناسبی برسد، ترانزیستورها روشن شده و ولتاژ 5V تغذیه به خروجی مدار هدایت می شود و در غیر اینصورت خروجی، ولتاژ صفر خواهد داشت.

تمرین جلسه سوم:

(۱) بررسی گیت NOR:

جدول صحت گیت NOR بصورت زیر است.


A	B	A NOR B
0	0	1
0	1	0
1	0	0
1	1	0




(۲) بررسی گیت XNOR:

جدول صحت گیت XNOR بصورت زیر است.


A	B	A XNOR B
0	0	1
0	1	0
1	0	0
1	1	1



(۳) ایجاد گیت AND با استفاده از گیت NAND :




(۴) ایجاد گیت XNOR :



تمرین جلسه چهارم:

(۱) مدار تفریق کننده ناقص:




زمانیکه $X=0$ و $Y=1$ است و بخواهیم تفریق $X-Y$ را حساب کنیم، نیاز است که یک ۱ قرض گرفته شود تا امکان محاسبه وجود داشته باشد. در بقیه مراحل محاسبات بدون قرض گرفتن قابل انجام است.

جدول صحت مدار تفریق کننده ناقص بصورت زیر است.

X	Y	Diff= X-Y	B
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

(۲) مدار تفریق کننده کامل:




جدول صحت مدار تفریق کننده کامل بصورت زیر است.


B-in	Y	X	Diff= X-Y	B-out
0	0	0	0	0
0	0	1	1	1
0	1	0	1	0
0	1	1	0	0
1	0	0	1	1
1	0	1	0	0
1	1	0	0	1
1	1	1	1	1

تمرین جلسه پنجم:


(۱) طراحی مدار Full Adder با استفاده از Subcircuit Mode :




با کلیک راست روی بلوک بالا و انتخاب گزینه Goto Child Sheet می توان به داخل بلوک رفته و مدار مورد نظر را طراحی کرد و سپس ورودی و خروجی های آن را مشخص کرد. بعد از تکمیل مدار روی صفحه کلیک راست کرده و با انتخاب گزینه Exit to Parent Sheet می توان به صفحه اصلی (محل بلوک) برگشت.



(۲) طراحی Encoder 8:3 با استفاده از Subcircuit Mode :



با کلیک راست روی بلوک بالا و انتخاب گزینه Goto Child Sheet می توان به داخل بلوک رفته و مدار مورد نظر را طراحی کرد و سپس ورودی و خروجی های آن را مشخص کرد. بعد از تکمیل مدار روی صفحه کلیک راست کرده و با انتخاب گزینه Exit to Parent Sheet می توان به صفحه اصلی (محل بلوک) برگشت.




جدول صحت Encoder بصورت زیر است

[illegible]

تمرین جلسه ششم:

(۱) طراحی مدار دی مالتی پلکسر ۱ به ۸:



در این آی سی چون خروجی Not شده است بنابراین برای روشن کردن LED ها آند آنها به VCC وصل شده و کاتد نیز به خروجی آی سی دی مالتی پلکسر وصل شده است. بنابراین وقتی با پایه های A,B,C یکی از خروجی ها انتخاب شود، مقدار صفر منطقی در خروجی مورد نظر دیده می شود و بقیه یک منطقی هستند.


جدول صحت با فرض Not نبودن خروجی به شکل زیر است

C	B	A	D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	1	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0

تمرین جلسه هشتم:

طراحی شیفت رجیستر سری یا موازی:

در اینجا از آی سی ۷۴۱۶۴ استفاده شده که یک شیفت رجیستر از نوع ورودی سریال و خروجی موازی می باشد.



عملکرد آن به این صورت است که با هر کلاک یک بیت دیتای موجود در Serial Data به خروجی Q0 منتقل می شود و دیتای قبلی Q0 به Q1 شیفت پیدا می کند و دیتای قبلی Q1 به Q2 شیفت پیدا می کند و به همین ترتیب برای بقیه خروجی ها ادامه پیدا می کند.

عملکرد بالا در صورتی انجام می شود که پایه Control ، High باشد و در صورتیکه Low باشد فقط صفر وارد خروجی می شود.

همچنین باید پایه Reset ، High باشد و وقتی که Low شود همه خروجی ها را صفر می کند.